職位描述：1.負(fù)責(zé)整個(gè)團(tuán)隊(duì)驗(yàn)證平臺(tái)的搭建、維護(hù)2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺(tái)的評(píng)估、導(dǎo)入3.各種IP的模塊驗(yàn)證，SOC相關(guān)的集成驗(yàn)證、系統(tǒng)驗(yàn)證，負(fù)責(zé)驗(yàn)證計(jì)劃的制定實(shí)施、測試用例的編寫。
譚飛鴻
崗位職責(zé)： 1、負(fù)責(zé)汽車自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級(jí)驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級(jí)調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對(duì)芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲(chǔ)系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級(jí)QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語言； 6、熟悉編程語言，如：C，Python，System C； 7、精通腳本編寫（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。
謝澤淵
工作職責(zé)：
負(fù)責(zé)數(shù)字ASIC的驗(yàn)證環(huán)境的搭建和測試用例的編寫，協(xié)調(diào)設(shè)計(jì)師完成驗(yàn)證目標(biāo)。
崗位要求：
1. 2年以上數(shù)字IC驗(yàn)證經(jīng)驗(yàn)。
2. 具備使用隨機(jī)激勵(lì)、功能覆蓋的經(jīng)驗(yàn)；
3. 對(duì)主流設(shè)計(jì)及驗(yàn)證工具及驗(yàn)證方法學(xué)有所了解。
4. 具有良好的團(tuán)隊(duì)協(xié)作精神，情緒穩(wěn)定，有創(chuàng)新和挑戰(zhàn)精神，思維嚴(yán)謹(jǐn)，邏輯推理縝密，學(xué)習(xí)能力強(qiáng)，踏實(shí)勤奮。
雷小姐
崗位職責(zé)：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.負(fù)責(zé)UVM驗(yàn)證或FPGA驗(yàn)證工作，負(fù)責(zé)模塊級(jí)或者系統(tǒng)級(jí)的仿真環(huán)境搭建；
3.負(fù)責(zé)芯片級(jí)/模塊級(jí)驗(yàn)證工作,根據(jù)design spec, 完成模塊或者系統(tǒng)驗(yàn)證所需要的test pattern, 與相關(guān)子系統(tǒng)設(shè)計(jì)工程師進(jìn)行review；
4.指導(dǎo)完成測試平臺(tái)，測試向量以及仿真模型的設(shè)計(jì)；
5.負(fù)責(zé)各種仿真指標(biāo)的分析；
6.負(fù)責(zé)完成相應(yīng)的文檔工作。
崗位要求：
1.大學(xué)本科以上學(xué)歷；
2.集成電路、微電子、電子工程等相關(guān)專業(yè)；
3.掌握Verilog代碼編寫、形式驗(yàn)證等，掌握UVM等驗(yàn)證方法學(xué)。
4.具備verilog設(shè)計(jì)仿真及調(diào)試，具備perl,shell等腳本能力，可以獨(dú)立搭建模塊級(jí)或系統(tǒng)級(jí)驗(yàn)證環(huán)境。
5.較強(qiáng)的專業(yè)技能的學(xué)習(xí)應(yīng)用能力、較強(qiáng)的執(zhí)行力。
6.良好的團(tuán)隊(duì)指導(dǎo)、工作態(tài)度、溝通能力和團(tuán)隊(duì)協(xié)作能力。
中國電科第四十七所
1. 根據(jù)項(xiàng)目需求，制定相應(yīng)的驗(yàn)證計(jì)劃和驗(yàn)證方案；
2. 完成SOC級(jí)或IP級(jí)驗(yàn)證環(huán)境的搭建與調(diào)試；
3. 完成IP模塊的功能驗(yàn)證；
4. 完成SOC芯片的系統(tǒng)功能驗(yàn)證；
5. 完成回歸測試，以及代碼覆蓋率和功能覆蓋率搜集與分析；
6. 開發(fā)高效率的腳本、流程來提升驗(yàn)證的質(zhì)量和效率，保證設(shè)計(jì)的品質(zhì)；
任職資格:
1. 本科及以上學(xué)歷，電子工程、微電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)畢業(yè)；
2. 熟悉SOC芯片驗(yàn)證流程;
3. 熟練掌握Verilog、Systemverilog等語言；
4. 精通UVM驗(yàn)證方法學(xué)，能夠獨(dú)立搭建UVM驗(yàn)證平臺(tái)；
5. 熟悉perl/makefile/python等腳本語言；
6. 具備良好的文檔編寫能力和習(xí)慣，能夠編寫規(guī)范的驗(yàn)證詳細(xì)文檔；
7. 具備良好的溝通能力、協(xié)調(diào)能力和團(tuán)隊(duì)合作能力，工作認(rèn)真負(fù)責(zé)；
8. 有ARM芯片驗(yàn)證經(jīng)驗(yàn)者尤佳；
于澤
崗位職責(zé)：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.負(fù)責(zé)SoC／MCU/模塊UVM驗(yàn)證或FPGA驗(yàn)證工作，負(fù)責(zé)模塊級(jí)或者SoC／MCU的仿真環(huán)境搭建；
3.負(fù)責(zé)芯片級(jí)/模塊級(jí)驗(yàn)證工作,根據(jù)design spec, 完成模塊或者系統(tǒng)驗(yàn)證所需要的test pattern, 與相關(guān)(子)系統(tǒng)設(shè)計(jì)工程師進(jìn)行review；
4.指導(dǎo)完成測試平臺(tái)，測試向量以及仿真模型的設(shè)計(jì)；
5.負(fù)責(zé)各種仿真指標(biāo)的分析；
6.負(fù)責(zé)完成相應(yīng)的文檔工作。
崗位要求：
1.大學(xué)本科以上學(xué)歷；
2.集成電路、微電子、電子工程等相關(guān)專業(yè)，應(yīng)屆畢業(yè)生或3-5年以上數(shù)字IP／SoC驗(yàn)證經(jīng)驗(yàn)；
3.掌握Verilog、SystemVerilog代碼編寫、形式驗(yàn)證等，掌握UVM等驗(yàn)證方法學(xué)或熟悉SoC驗(yàn)證流程。
4.具備verilog、SystemVerilog設(shè)計(jì)仿真及調(diào)試，具備perl,shell等腳本能力，可以獨(dú)立搭建模塊級(jí)或系統(tǒng)級(jí)驗(yàn)證環(huán)境。
5.具有一定的驗(yàn)證經(jīng)驗(yàn)，如UART、SPI、I2C、CAN．USB、Ethernet等；
5.較強(qiáng)的專業(yè)技能的學(xué)習(xí)應(yīng)用能力、較強(qiáng)執(zhí)行力、分析及解決問題的能力。
6.具備良好的團(tuán)隊(duì)指導(dǎo)、溝通和協(xié)作能力，有大規(guī)模SoC芯片驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。
張鵬程/招聘專員
崗位職責(zé)：1、 ASIC到FPGA的修改和集成2、 編寫測試用例以驗(yàn)證FPGA SOC原型3、 使用Synopsys、Xilinx工具進(jìn)行FPGA/EMU合成、分區(qū)和仿真4、 FPGA原型系統(tǒng)調(diào)試與實(shí)現(xiàn)5、 任務(wù)自動(dòng)化的腳本工作6、 支持FPGA仿真、實(shí)驗(yàn)室驗(yàn)證和調(diào)試；任職資格：1、 電氣/電子工程學(xué)士，理學(xué)碩士優(yōu)先；2、 3-5年的專業(yè)經(jīng)驗(yàn)；3、 熟悉FPGA經(jīng)驗(yàn)，包括實(shí)現(xiàn)、合成（Synplify）、定時(shí)關(guān)閉（維瓦多/ISE）4、 熟悉典型的FPGA/EMU改進(jìn)平臺(tái)，如Xilinx、Altera、Haps、Palladium等5、 具有無線網(wǎng)絡(luò)協(xié)議、無線通信和音頻處理方面的經(jīng)驗(yàn)和知識(shí)6、 有FPGA PCB或嵌入式軟件經(jīng)驗(yàn)者優(yōu)先；7、 有高速接口（如PCIE和DDR）方面的經(jīng)驗(yàn)和知識(shí)者優(yōu)先；8、 有SOC設(shè)計(jì)和外圍設(shè)備設(shè)計(jì)經(jīng)驗(yàn)和知識(shí)，如AHB、APB、UART、I2C、I3C優(yōu)先9、 有自動(dòng)代碼生成和Perl、Python和Unix Shell經(jīng)驗(yàn)者優(yōu)先。職位亮點(diǎn)：國內(nèi)高端芯片企業(yè)，專注技術(shù)研發(fā)
殷子熙/人才顧問
1. 根據(jù)項(xiàng)目需求，制定相應(yīng)的驗(yàn)證計(jì)劃和驗(yàn)證方案； 2. 完成SOC級(jí)或IP級(jí)驗(yàn)證環(huán)境的搭建與調(diào)試； 3. 完成IP模塊的功能驗(yàn)證； 4. 完成SOC芯片的系統(tǒng)功能驗(yàn)證； 5. 完成回歸測試，以及代碼覆蓋率和功能覆蓋率搜集與分析； 6. 開發(fā)高效率的腳本、流程來提升驗(yàn)證的質(zhì)量和效率，保證設(shè)計(jì)的品質(zhì)； 任職資格: 1. 碩士及以上學(xué)歷，電子工程、微電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)畢業(yè)； 2. 熟悉SOC芯片驗(yàn)證流程; 3. 熟練掌握Verilog、Systemverilog等語言； 4. 精通UVM驗(yàn)證方法學(xué)，能夠獨(dú)立搭建UVM驗(yàn)證平臺(tái)； 5. 熟悉perl/makefile/python等腳本語言； 6. 具備良好的文檔編寫能力和習(xí)慣，能夠編寫規(guī)范的驗(yàn)證詳細(xì)文檔； 7. 具備良好的溝通能力、協(xié)調(diào)能力和團(tuán)隊(duì)合作能力，工作認(rèn)真負(fù)責(zé)； 8. 有ARM芯片驗(yàn)證經(jīng)驗(yàn)者尤佳；
于澤
崗位職責(zé)：
1、根據(jù)芯片需求，編寫驗(yàn)證計(jì)劃；
2、搭建驗(yàn)證環(huán)境，編寫case；
3、協(xié)助設(shè)計(jì)人員bug定位，完成驗(yàn)證報(bào)告。
任職要求：
1、微電子、電子工程、通信等相關(guān)專業(yè)本科以上學(xué)歷，二年（含）以上相關(guān)經(jīng)驗(yàn)；
2、熟練使用Verilog語言和system Verilog語言；
3、熟練掌握某種EDA工具；
4、有良好的溝通能力及團(tuán)隊(duì)合作精神，做事認(rèn)真負(fù)責(zé)，有較強(qiáng)的內(nèi)驅(qū)力；
5、有UVM平臺(tái)使用經(jīng)驗(yàn)者優(yōu)先；
6、熟悉I2C，SPI，UART，I2S等低速接口協(xié)議優(yōu)先。
崗位職責(zé)： 1.負(fù)責(zé)芯片頂層或IP集成驗(yàn)證 2.與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測試計(jì)劃，并搭建基于UVM的驗(yàn)證平臺(tái) 3.執(zhí)行驗(yàn)證計(jì)劃，編寫測試用例，開展遞歸測試，完成問題的調(diào)試和修復(fù) 4.負(fù)責(zé)覆蓋率收斂，并設(shè)計(jì)和編寫測試用例完成signoff前的cross-check 5.開展門級(jí)功能和時(shí)序仿真 6.為芯片的bringup提供支持 職位要求： 1.4-6年IC驗(yàn)證經(jīng)驗(yàn)，微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷 2.熟悉IC驗(yàn)證流程，具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn) 3.熟悉SystemVerilog和UVM驗(yàn)證方法學(xué) 4.熟悉AXI/APB/AHB等總線協(xié)議 5.熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證 6.熟悉門級(jí)仿真 7.能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn)，具備團(tuán)隊(duì)協(xié)作精神，思路清晰，愛鉆研，具備抗壓能力
石瑩
職責(zé)描述： 1.負(fù)責(zé)數(shù)字IC芯片前端驗(yàn)證; 2.使用C語言、SystemVerilog,UVM和腳本語言開發(fā)參考模型和驗(yàn)證平臺(tái)； 4.根據(jù)芯片規(guī)格撰寫驗(yàn)證計(jì)劃，編寫驗(yàn)證用例,調(diào)試驗(yàn)證用例,跑回歸測試； 5.與設(shè)計(jì)師和架構(gòu)師緊密合作，完成模塊級(jí)和系統(tǒng)級(jí)的驗(yàn)證工作； 6.與硬件以及軟件同事協(xié)同完成FPGA原型應(yīng)用，完成功能驗(yàn)證; 任職要求： 1.計(jì)算機(jī)，通信，自動(dòng)化，電子，軟件等相關(guān)專業(yè)本科或者以上學(xué)歷； 2.熟悉芯片開發(fā)/驗(yàn)證流程, 精通 Verilog/SystemVerilog 硬件設(shè)計(jì)語言; 3.熟練掌握UVM驗(yàn)證方法學(xué),能夠獨(dú)立搭建驗(yàn)證環(huán)境，完成功能覆蓋和隨機(jī)測試; 4.熟悉C/C 語言中的一種或以上，熟悉Shell/Python/Perl/Tcl腳本語言； 5.有芯片系統(tǒng)級(jí)或者IP模塊，F(xiàn)PGA/Emulation 驗(yàn)證經(jīng)驗(yàn)者優(yōu)先; 6.有網(wǎng)絡(luò)(交換機(jī)/路由器/網(wǎng)卡),總線(PCIE/USB/DDR)相關(guān)工作經(jīng)驗(yàn)者優(yōu)先; 7.具備良好的團(tuán)隊(duì)意識(shí)和快速解決問題的能力，主動(dòng)性、責(zé)任感強(qiáng)
SHIRLEY XIAOLING FANG
崗位職責(zé)：
主要負(fù)責(zé)IC驗(yàn)證工作。
1、參與或負(fù)責(zé)全芯片的驗(yàn)證與系統(tǒng)測試，編寫全芯片測試規(guī)格書；
2、參與芯片verilog model編寫；
崗位職責(zé)
1.統(tǒng)招本科及以上學(xué)歷22、23年畢業(yè)優(yōu)先，電子信息、通信類、信息管理相關(guān)專業(yè)；
2.熟悉Verilog，有實(shí)際項(xiàng)目經(jīng)驗(yàn)；
3.學(xué)過數(shù)電模電，熟悉Linux系統(tǒng)；
4.熟悉Python，有Python腳本經(jīng)驗(yàn)；
5.英語4/6級(jí)
ZHOU JUN
崗位職責(zé)： 1、主導(dǎo)模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證，保證芯片功能驗(yàn)證的完備性； 2、負(fù)責(zé)驗(yàn)證需求分解，驗(yàn)證計(jì)劃的制定，保證驗(yàn)證結(jié)果的完備性； 3、負(fù)責(zé)驗(yàn)證平臺(tái)的開發(fā)與維護(hù)保證驗(yàn)證平臺(tái)的高效性與可繼承性； 4、負(fù)責(zé)驗(yàn)證用例的開發(fā)與調(diào)試，保證芯片功能的正確性； 5、參與解決在芯片在樣片測試過程中遇到的問題，確保無致命缺陷遺漏到客戶。 任職要求： 1、熟悉Verilog和System Verilog語言以及UVM驗(yàn)證方法學(xué)； 2、熟悉至少一種常用的通信接口協(xié)議，如SPI，I2C，UART，USB，CAN等； 3、有32位MCU或SOC驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。
15210739173
職位描述： 1.各種IP的模塊驗(yàn)證，SOC相關(guān)的集成驗(yàn)證、系統(tǒng)驗(yàn)證，負(fù)責(zé)驗(yàn)證計(jì)劃的制定實(shí)施、測試用例的編寫。 2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺(tái)的評(píng)估、導(dǎo)入 高級(jí)驗(yàn)證或leader另外要求： 1.負(fù)責(zé)整個(gè)團(tuán)隊(duì)驗(yàn)證平臺(tái)的搭建、維護(hù)，能夠帶領(lǐng)團(tuán)隊(duì) 2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺(tái)的評(píng)估、導(dǎo)入 3.良好的溝通能力，英文溝通流暢 崗位要求： 1.大學(xué)本科及以上學(xué)歷，電子、通信、計(jì)算機(jī)或微電子專業(yè) 2.高級(jí)驗(yàn)證或leader至少三年芯片驗(yàn)證的相關(guān)工作經(jīng)驗(yàn) 3.熟悉verilog、System verilog、 C/C ，有扎實(shí)的數(shù)字電路基礎(chǔ) 4.熟悉SOC驗(yàn)證開發(fā)流程，了解常用的驗(yàn)證方法學(xué)，如UVM等 5.熟悉linux/unix環(huán)境，掌握per/python和unix shell語言 Job Description： 1.Take charge of verification platform development, and maintenance the plaform. 2.Familiar with verification methodologies and developing the platform. 3.Knowledge about IP block verfication, SOC integrated verification,system verification.Take charge of planning and pushing the team work of verification.Enable to write the Test Bench. The staff or manager needs as below: 1.Take charge of verification platform development, and maintenance the platform. Can lead the team. At least 3 years of work experience. 2.Familiar with verification methodologies and developing the platform. 3.Knowledge about IP block verfication, SOC integrated verification,system verification.Take charge of planning and pushing the team work of verification.Enable to write the Test Bench. 4.Good communication ability and good spoken English. Requirements: 1.Majors in Electronics,Telecommunication,Computer or Micro Electronics.Bachelor or above degree. 2.The staff or manager must have above 3 year Design Verification experience. 3.Familiar with verilog,System verilog,C/C ,rich knowledge about the digital circuit. 4.Familiar with SOC design verfication flow.Know about the verification methodologies,such as VMM etc. 5.Familiar with Linux/Unix,know about perl,python and unix shell.
譚飛鴻
職責(zé): 1. 在模塊/子系統(tǒng)/芯片級(jí)別驗(yàn)證設(shè)計(jì)和實(shí)現(xiàn)； 2. 根據(jù)規(guī)范確定驗(yàn)證范圍，制定驗(yàn)證計(jì)劃/目標(biāo)； 3.使用隨機(jī)驗(yàn)證方法(如UVM)的測試平臺(tái)開發(fā)，測試用例開發(fā)； 4. 與建筑師，設(shè)計(jì)師和物理設(shè)計(jì)(布局)合作實(shí)施。 5. 使用gate-level netlist進(jìn)行后期模擬。 6. 支持前/后硅測試。 要求: 1. 微電子、電子工程或相關(guān)專業(yè)本科、碩士或博士，2年以上認(rèn)證工作經(jīng)驗(yàn)； 2. 經(jīng)驗(yàn)System-Verilog / UVM OVM / VMM / Specman-E； 3.熟悉模擬器(Modelsim, NC-sim, VCS)； 4. 有Perl或其他腳本語言的使用經(jīng)驗(yàn)； 5. 熟悉2G/3G/4G/5G基帶架構(gòu)，ARM, AHB架構(gòu)優(yōu)先； 6. 熟悉基帶芯片外設(shè)(PCIE/USB/MIPI/I2C)優(yōu)先； 7. 英語良好。
任志軍
免費(fèi)求職
企業(yè)直招 不收取任何費(fèi)用
專業(yè)招聘
專人服務(wù) 入職速度快50%
優(yōu)質(zhì)服務(wù)
24小時(shí)客服響應(yīng) 快速解答今日招聘網(wǎng)是由濱興科技運(yùn)營的人才網(wǎng)，未經(jīng)今日招聘網(wǎng)同意，不得轉(zhuǎn)載本網(wǎng)站之所有招工招聘信息及作品
浙公網(wǎng)安備 33010802002895號(hào) 人力資源服務(wù)許可證 330108000033號(hào) 增值電信經(jīng)營許可證 浙B2-20080178-14 出版物經(jīng)營許可證 新出發(fā)濱字第0235號(hào) 浙B2-20080178-14
互聯(lián)網(wǎng)違法和不良信息舉報(bào)中心：0571-87774297 donemi@163.com
下載APP
關(guān)注今日招聘微信服務(wù)號(hào)